## MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP4123439

**Publication date:** 

1992-04-23

Inventor:

**USHIKU YUKIHIRO** 

Applicant:

**TOSHIBA CORP** 

Classification:

- international:

H01L21/336; H01L29/784

- european:

**Application number:** 


JP19900242508 19900914


Priority number(s):

### Abstract of JP4123439

PURPOSE:To generate no matching deviation between the source/drain regions and a gate electrode so as to form a minute element by a method wherein a dummy gate of the same shape is formed in a gate electrode formation scheduled region, an impurity is introduced with the dummy gate as a mask for forming the source/drain regions, the dummy gate is removed by etching to form a groove, and a gate electrode material is buried into the groove.

CONSTITUTION:An oxide film 2 is formed on the surface on an n-type silicon substrate 1. and a resist pattern of a gate electrode, that is, a dummy gate 3 is formed. Boron ions are implanted to form the source/drain regions 4. Next, a wafer is dipped in an aqueous solution of hydrosilicofluoric acid saturated with silica and I is added, and an SiO2 film 5 is formed. The dummy gate 3 is removed, boron irons are implanted as a channel impurity to obtain a sharp channel profile. A gate oxide film 6 is formed, polysilicon 7 is deposited on the part of the removed dummy gate 3 and after phosphorus is diffused, reactive ion etching is performed so as to bury polysilicon 7 only in the part of the removed dummy gate.





Data supplied from the esp@cenet database - Worldwide

# ⑩ 日本国特許庁(JP)

#### 平4-123439 ⑩ 公 開 特 許 公 報(A)

⑤Int. Cl. 5

識別記号

庁内整理番号

43公開 平成4年(1992)4月23日

21/336 H 01 L 29/784

H 01 L 29/78 3 0 1 8422 - 4M審査請求 未請求 請求項の数 4 (全11頁)

半導体装置の製造方法 69発明の名称

> 願 平2-242508 20特

願 平2(1990)9月14日 22出

幸広 @発 牛 久

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

株式会社東芝 願 人 の出

神奈川県川崎市幸区堀川町72番地

憲佑 弁理士 則近 個代 理 人

> **E** ℧

1. 発明の名称

半導体装置の製造方法

2. 特許請求の箆囲

(1)半導体基板上のゲート ① 位形成予定域にこの ゲート包茲と同一形状のダミーゲートを形成する 工租と、このダミーゲートをマスクに不納物を引 入しソース/ドレイン領域を形成する工租と、こ のソース/ドレイン質蚊上に前記ダミーゲート以 下の厚さに危は腹を形成する工程と、前記ダミー ゲートをエッチング除去し符を形成する工程と、 このエッチング除去された前にゲート電板材料を 埋め込む工程とを具備したことを特徴とする半導 体袋間の製造方法。

(2)前配絶緑膜を前配ダミーゲート以下の厚さに する工程は、前記絶段度を前記ソース/ドレイン 領域上にのみ辺択的に成長させる工程であること を特徴とする韶東項(1)記憶の半導体装置の製造方

(3)前配絶改膜を前記ダミーゲート以下の厚さに

する工想は、前記半導体茲板上に前記拾段以を及 方性成長させる工程と、前記ソース/ドレイン領 **竣上の前記絶点以上にレジストを形成する工程と、** 前記ゲート目転形成予定数上の前記絶母原を除去 する工程と、前記レジストを除去する工程とから 成ることを特徴とする前京項(1)配改の半導体装置 の段益方法。

(4)前記ダミーゲートをエッチング除去し浴を形 成する工程の後に、との前に口出した的配施係際 の倒砂膜を形成する工程と、この側壁段の内側に ゲートは哲材料を埋め込む工想と、前記例鹽膜を 除去する工租と、前配倒設艇を除去することによ り回出した前配半辺体基板に不純勧を導入する工 租とを具切したことを特徴とする期求項(1)配改の 半辺体装置の製造方法。

3. 発明の詳細な説明

〔発明の目的〕

本発明は、半辺体装置の設造方法に係り、特に MOSトランジスタのゲートで伝形成方法に関す δ.

## (従来の技術)

次に、このレジストペターン108をマスクにリアクティブイオンエッチング(RIE法)によりゲートポリシリコン103を異方的にエッチングする。この際ゲートポリシリコン103とゲート酸化酸102の厚さの比は約40あるので、ゲートポリシリコン103と半導体基板101の3と半導体基板101の

化あるいは公子の保留性の低化等の間間点をひきおとす。しかしながら現状のエッチング技術では、ポリンリコンと酸化取のエッチング恐択比を 4 0 倍以上に向上させることは貸しい。従って、即さ約10nm以下の称いゲート酸化酶を持つ MOSトランジスタを製造することは極めて困難である。

第9図は従来技術のアルミゲートトランジスタ 形状の工程所面図である。

半導体基板 1 0 8 上に酸化膜 1 0 9 を厚さ約 200 nm 堆積 レフォトリングラフィ 工程によりゲート電位のレジストパターン 1 1 0 を形成し、 これをマスクに酸化膜 1 0 9 をエッチングする( 第 9 図(a) )。

次に、レジストをはく雄し、酸化酸109をマスクに不純物を拡散させ、半導体基板108中にソース/ドレイン領域111を形成する(第9图(b))。

次に、酸化膜109をエッチング除去後、厚さ 約100mmのゲート酸化與112を結酸化法によ って形成する。次に、厚さ約400mmのアルミニ エッチング囚択比は、ほぼ1 に近いのでほ時にして半功体基板1 0 1 はエッチングされてしまう。 との際、半辺体基板1 0 1 に入ったダメージによ り、 象子がリークするなどの悪影でがある(第 8 図(b) )。

次に、この状態で酸化を行なりと酸化膜105 形成時にゲートポリシリコン103階に酸化膜 105がバースピーク106の様にくい込み、ゲート端でゲート酸化膜102の厚さが厚くなるため、或値の変励などな子の特性劣化を招来する(第8図(c))。

次に、ソース/ドレイン領域107を形成すると酸化腹105のペーズピーク106の為、ゲートボリンリコン103階とソース/ドレイン領域107端との適なりが小さくなりすぎホットキャリアに対する信頭性が低下する(第8図(d))。

以上に示す様なゲートは花の形成方法においては、ゲートポリシリコン103のリアクティブイオンエッチング時に、半導体基板101がエッチングされる為リークの発生、女子特性の変効、劣

以上に示す様なアルミニウムゲートトランジスタの形成方法においては、ソース/ドレイン質は111とアルミニウムゲート113の形成が具なるフォトリソグラフィエ程により行なわれている
カソース/ドレイン質或111とアルミニウムゲート113との間の合わせずれを見込んで案子を形成する必要があり、 架子の 翻細化には適さない。 第10図は、従来技術のポリシリコンゲートトランシスタ形成の工程断面図である。

次に、リンを弦像させたポリシリコンを半辺体 芯板 1 1 4 上に塩积役、フォトリングラフィ工程 によりゲート 日極のレジストパターンを形成し、 これをマスクにエッチングを行ないポリシリコン ゲート 1 1 6 を形成する。次に、レジストパター ンをはく健後、ポリシリコンゲート 1 1 6 を協設 化する。この偽像化の際、チャネル不純物暦 114 の の領さは約 0.15 m を伸びる(第 1 0 図 (b))。

次に、ソース/ドレイン領域117をポロンのイオン注入と900で、30分程度のアニールによって形成する。このアニール処理の際、チャネル不純物層115の繰さは約0.24m迄伸びる(第10図(c))。

一俊に n<sup>+</sup>ゲートを用いた場合、ゲートポリシリコンと半導体基板の仕事関数の差から、半導体基板の発面を買い p 型にする必要があるがこの p 型不独物 門が没ければ没い程ゲート 電紅によるチャネル 領域の制御がしやすくなり、いわゆるショートチャネル効果に有利である。

しかしながら、以上に示した様なポリシリコン

### (作用)

この様に本発明によればダミーゲートをマスクにして自己整合的にソース/ドレイン領域を形成すると共に、ダミーゲートを除去後更に自己整合的にゲート 包板を形成している為、ソース/ドレイン領域とゲート 口板に合わせずれが生じず級細化された衆子を形成することができる。

また、ゲート 32 哲と周囲の絶は顔の高さをそろ えることが可能であるのでな子の平坦化をはかる ことができる。

### ( 段 施 例 )

ゲートトランジスタの形成方法においては、チャ オル不純物をイオン注入してからのQQ処理工程が、 数多く入る力、改いチャオル不純物質を形成でき ない。従って、公子を蝕細化することも貸しくな る。

(発明が原決しようとする誤題)

以上の概に、 従来の M O S トランジスタの形成方法においては、 類いゲート酸化膜を用いたMOS トランジスタが形成できない 金属をゲート材料とした場合、 セルファラインでソース/ドレイン領域が形成できない、 没いチャネル領域の不純物拡致的が形成できず、 従って 0.5 Am以下のゲート 長を持つ 設細な M O S トランジスタを製造できないという問題点があった。

本発明は、この様な段題を祭決する半導体装置の設造方法を提供することを目的とする。

#### [発明の枳成]

以下、本発明の突施例を図面を参照して説明する。

第1図は、本発明の第1の突施例の半導体接置の製造方法の工程断面図である。

n 型シリコン基板 1 袋面に 係酸化により酸化膜 2 を形成する。 次にフォトリングラフィエ程により厚さ約 1 μm のゲート ほ柩のレジストバターンを形成する。 このレジストパターンがダミーゲート 3 となる。なお、この際レジストとしては疎水性のものを用いる(第 1 図(3))。

次に、シリカを飽和させたケイファ化水な酸水 密液にウェーハを受収し、ALを添加すると、 n型 シリコン基板 1 上に SiO, 脚 5 が形成される。 C の際、レジストから成るダミーゲート 3 は酸水性 である為、ダミーゲート 3 上には、 SiO, 膜 5 は 次に、レジストから成るダミーゲート3を除去し、チャネル不純物としてボロンを加速で圧20keV、ドーズ①2×10<sup>13</sup>の条件でイオン注入する。この際、既にソース/ドレイン領域4は形成されているので、チャネルイオン注入後の偽処理に従った比べ短時間で済む。従ってチャネル不純物店はシャーブをチャネルブロファイルを得ることができる(第1図(d))。

次に、ファ化アンモニウム溶液を用いてダミー ゲート3を除去することにより回出したSiO。膜 2をエッチング除去し、ゲート酸化を行って厚さ

なか、ポリシリコンのかわりにアルミニウムをスパッタ法又はCVD法により 地積後エッチパックすることによりアルミニウムゲート ほ苞のMOSトランジスタを形成することができる。以上の根なアルミニウムゲート ほ苞の MOSトランジスタ

め 5 nm のゲート酸化母 6 を形成する。ことでSiOn 酸 2 を除去したのは、SiOn 酸 2 上にはレジストが形成されていたので、このSiOn 設 2 をそのませんので、このの 3 iOn 酸 2 をそのませんので、このの 3 iOn 数 2 を で なった が 2 を で なった が 2 を で V D 法により 地 なする。 C V D 法により が 成 された が 2 ーゲートの 評 都を 埋め込むことが できる ( 第 1 図(e) )。

次に、このポリシリコン1にリンを拡散した後、リアクティブイオンエッチングを行なりことにより、除去されたダミーゲートの部分にのみ、ポリシリコン7が埋め込まれることになる。この際、ポリシリコン7から成るゲート Q 位は、ソース/ドレイン領域 & に対して自己盛合的に形成される(第1図(f))。

以上に示した似な半導体装置の製造方法によれば、ダミーゲートをマスクにして自己協合的にソ -ス/ドレイン領域を形成し、このダミーゲート

の形成方法によれば上配に示した効果の他に以下 に示す様な効果を得ることができる。

第2図は、本発明の第2の実施例の半導体装置の製造方法の工程断面図である。

P型シリコン菇板 8 上に厚さ約 2 0 n m の A 酸化 膜 9 を形成する。 次に厚さ約 0.3 μ m のポリシリコン 1 0 を C V D 法により堆積し、リンを拡散させ、 更にこのポリシリコン 1 0 上にシリコンチッ化膜 1 1 を C V D 法により堆積する。 次にフォトリソグラフィ 工程により、 ゲート 電板の レンストトリソクティブイオンエッチングによりシリコンチッ化 膜 1 1、 ポリンリコン 1 0 を エッチング除去する。 との 好 登した シリコン 1 2 と なる。 ダ も ーゲート 1 2 の材料としては、 レジスト、 絶 環 物、

タングステン袋の高級点金瓜、ポリシリコン、ポリシリコンとシリサイド、高級点金瓜の収別級袋を用いることができる(ほ2図(a))。

次にレジストをはく貸し、ヒ $\Omega$ のイオン注入に より、 $n^{\dagger}$ 型のソース/ドレイン質式13を形成する(第2図(b))。

次に絶換膜例をは SiO, 関 1 4 を厚さめ 0.35 μm 異方性均額させる。 これは、 例をはブラズマエレクトロンサイクロトロンレゾナンス法 ( ブラズマ E C R 法) によって 央現する ことが 可能である。 このプラズマ E C R 法によれば垂直方向には SiO, 膜 1 4 は地積するが、 积方向にはほとんど 堆積しない ( 第 2 図(c) )。

次に、NH。OH 溶液によってダミーゲート12 上のSiO, 腹14のみをエッチング除去する。次にレジストをはく随すると、SiO, 腹14の残在 14. がシリコンチッ化腹11上に残る。次にケミ

の飲去された部分にリンをイオン注入することに よりLDD 保道の「領収18を形成することがで きる(第2図向)。

以上に示した概な半導体装置の製造方法によれば、ゲート領域15の内側にシリコンチャ化胆の倒虫16を設けることにより、リングラフィの限界より更に細いゲート包数17を形成することができる。また、冷酸化腹9のエッチング時にゲート領域15の側部のSiО:腹14の役退を防ぐことができる。また、従来の工程で形成されたLDDにかって強力の「領域に比べて急処理工程が少ないので不純物過度の制御がしやすい。

ととでダミーゲートの側部に形成される絶微膜 の形成方法について説明する。

ダミーゲートの下部が平坦な場合は適常の酸化 膜堆積、エッチバック法を用いて絶環膜をダミー ゲート以下の厚さに形成することは町能であるが、 通常の場合は、ダミーゲートの下部には少なくと もフィールド酸化膜の段差があるので、このよう にはできない。 カルドライエッチング法によりシリコンチッ化関 11を除去する。この際、シリコンテッ化関11 上の Si O, 膜 14 の設立も同時に除くことができ る。これがダミーゲート 12 を稅間 辯道にする理 由である(餌 2 図(e))。

次に、ポリシリコン10をエッチングにより取り除く。次に、この除去されたダミーゲート12部及びSiO。腹14上にシリコンチッ化線を形成し、全面リアクティブイオンエッチングすることにより、ゲート領域15の内側に倒盤16を形成することができる。次に、チャネル部へのイオン住入を行なり(第2図(f))。

次に、ゲート領域15に母出している為敬化膜 9をエッチング除去する。次に、第1の突施例で 示した工程を用いてゲートは私17を形成する。 この後、絶録膜を堆積して次の工程に進んでよい (第2図(g))。

または、絶母膜を地積して次の工程に進むかわりにゲート領域 1 5 の内側に設けられた倒竪 1 6 をケミカルドライエッチング法により除去し、こ

第4図は、本発明の第3の突施例の半導体装置の設造方法の工程) 面図である。

ゲート26となる。なお、この際レジストとして は疎水性のものを用いる(第40回(a))。

次に、ダミーゲート 2 6 をマスクにポロンを加速電圧 2 0 keV、ドーズ量 5×10<sup>15 cm<sup>-2</sup></sup> の条件でイオン注入し、ソース/ドレイン領域 2 7 を形成する。この際、ソース/ドレイン領域 2 7 はダミーゲート 2 6 に対して自己整合的に形成される(第<sup>12</sup>図(b))。

次に、シリカを飽和させたケイスッ化水水のでは、シリカを投資し、ALを添かし、BiOz 膜28が形と、これを設立し、ALを添かり、ALを添かった。 AL を設立し、AL を設立し、AL を設立し、AL を設立し、AL を設立し、AL を対し、AL を対し

图(4)。

以上に示した様な半導体装置の製造方法によれ は、第1の実施例と同様の効果を要するのみなら ず低抵抗で高熱の処理に耐え得るゲート電極を得 ることができる。

第 5 図は、本発明の第 4 の実施例の半導体装置の製造方法の工程断面図である。

n 型シリコン基板 2 4 表面に無酸化により酸化 膜 2 5 を形成する。次にフォトリソグラフィ工程 により厚さ約 1 μm のゲート 電極のレジストパタ ーンを形成する。このレジストパターンがダミー ゲート 2 6 となる。なか、この際レジストとして は疎水性のものを用いる(第 図 (a))。

次に、ダミーゲート 2 6 をマスクにポロンを加速電圧 2 0 keV、ドーズ量 5×10<sup>15 cm<sup>-2</sup></sup> の条件でイオン注入し、ソース/ドレイン領域 2 7を形成する。この際、ソース/ドレイン領域 2 7 はダミーゲート 2 6 に対して自己整合的に形成される(第<sup>13</sup> 図(b))。

次に、シリカを飽和させたケイファ化水素駅水

SiO. 膜 28 は、 f ミーゲート 26 に対して自己 整合的に形成される(類 $\sqrt{2}$  図(c))。

次に、レジストから成るダミーゲート26を除去し、チャネル不納物としてポロンを加速電圧 20 keV、ドーズ量 2×10<sup>13</sup> の条件でイオン注注入 する。との際、既にソース/ドレイン領域 2 7 は 形成されているので、チャネルイオン注入後の 処理に従来に比べ短時間で済む。従ってきる。 なチャネルブロファイルを得ることができる。 はまでは、第1の実施例と同様の工程である(第 1人図(d))。

次に、チタンナイトライド膜29をスパッタ又はCVD法により厚さ約600Å堆積する。 続いて、ダミーゲート26を除去することにより生じた溝部30にタングステン膜31をCVD法により埋め込む(類4図(6))。

次に、チタンナイトライド膜 2 9 及びタングステン膜 3 1 をリアクティブイオンエッチングによりエッチングし牌部 3 0 以外のタングステン膜 31 及びチタンナイトライド膜 2 9 を除去する( 餌 4

次に、レジストから成るダミーゲート26を除去し、チャネル不純物としてポロンを加速電圧 20 keV、ドーズ量 2×10<sup>12</sup> の条件でイオン注入 する。 この際、既にソース/ドレイン領域27は 形成されているので、チャネルイオン注入後の触 処理に従来に比べ短時間で済む。従ってシャーブ なチャネルブロファイルを得ることができる。こ とまでは、第1の実施例と同様の工程である(第 「図(d))。

次に、ダミーゲートを除去することにより生じた構部 3 0 にポリシリコン 3 2 を C V D 法により 堆積し、この構部 3 0 を担め込む(第 5 図 6 )。

次に、リアクティブイオンエッチングによりポリシリコン 3 2 を薄部 3 0 の 保さ以下の厚さになるまで除去する(第 5 図4)。

次にチタンをスパッタ法により厚さ約50 nm地積し、800でチャ素雰囲気でアニールするとポリシリコン32上にのみチタンシリサイド層33が形成される。アンモニア処理により未反応のチタンを除去することでポリシリコン32上にのみチタンシリサイド層33を残量することができる(第5図(4))。

以上に示した様な半導体装置の製造方法によれ は、第1の実施例と同様の効果を奏するのみなら ず低抵抗のポリシリコンゲート電極を得ることが できる。

第6回は、本発明の第5の実施例の半導体装置

とにより、より一層球水性を示す様になる為、 SiO1 膜 2 8 を形成する工程に先だって n 型シリコン基板 2 4 にブラズマ処理を施しておいてもよい。また、 この SiO1 膜 2 8 は、 ダミーゲート 2 6 より薄く例えば厚さ約 0.8 μmとする。 この際、SiO1 膜 2 8 は、ダミーゲート 2 6 に対して自己整合的に形成される(無質 図(c))。

次に、レジストから成るダミーゲート26を除去し、チャネル不純物としてポロンを加速電圧20keV、ドーズ量2×10<sup>13</sup>の条件でイオン注入する。この際、既にソース/ドレイン領域27は形成されているので、チャネルイオン注入後の熱処理に従来に比べ短時間で済む。従ってシャープなチャネルブロファイルを得ることができる。ここまでは、第1の実施例と同様の工程である(第1点の(d))。

次に、パラジウム34をスパッタ法にて厚さ約30 m 単様する。次にレジスト35を塗布し、そのまま現像を行なってダミーゲートを除去することにより生じた帯部30のみに残置する様にする

の製造方法の工程断面図である。

n型シリコン基板 2 4 表面に熱酸化により酸化 膜 2 5 を形成する。次にフォトリングラフィ工程 により厚さ約 1 μm のゲート電極のレジストバターンを形成する。このレジストバターンがダミー ゲート 2 6 となる。なお、この際レジストとして は 政水性のものを用いる(第 (を) 図(a))。

次に、ダミーゲート26をマスクにポロンを加速電圧20keV、ドーズ量 5×10<sup>15 cm-2</sup> の条件でイオン注入し、ソース/ドレイン領域27を形成する。この際ソース/ドレイン領域27はダミーゲート26に対して自己整合的に形成される(第1分 (20 (b) )。

次に、シリカを飽和させたケイファ化水素酸水溶液にウェーハを浸漬し、ALを添加すると、 n型シリコン基板 2 4 上に SiOz 膜 2 8 が形成される。この際、レジストから成るダミーゲート 2 6 は疎水性である為、ダミーゲート 2 6 上には、 SiOz 膜 2 8 は形成されない。通常ポジ型レジストは疎水性を示すが、ファ素を含むプラズマにさらすこ

(第6図(4))。

次に硝酸とファ酸の混合液により、レジスト35で優われた部分以外のパラジウム34をエッチング除去する。次に、酸素アッシャでレジスト36をはく離する(第6図場)。

次に硫酸鋼溶液にウェハーを浸泄することでパラジウム 340 部分にのみ選択的に網 351 を堆積する (第6 図 8)。

以上に示した様な半導体装置の製造方法によれば、 無1 の実施例と同様の効果を奏するのみならず、低抵抗のゲート電磁を得ることができる。

第7図は本発明の第6の実施例の半導体装置の 製造方法の工程断面図である。

р型シリコン基板 3 6 上に熱酸化膜 3 7 を厚さ約 2 0 a m形成する。次に、シリコンチャ化膜 3 8 を C V D 法により厚さ約 0.3 μ m 堆積する。次にポリシリコン膜 3 9 を C V D 法により厚さ約 0.1 μ m 堆積する。次にフォトリングラフィエ程及びエッチング工程によりポリシリコン膜 3 9 とシリコンチッ化膜 3 8 との積層膜から成るダミーゲート

40を形成する(第7図(a))。

次に、ポリシリコンを C V D 法により即さめ
0.1 μ m 地 段 し、全面 リアクティブイオンエッチングを行なりことにより、ポリシリコン 膜 3 9 がシリコンチッ化 設 3 8 をくるんだ形状のダミーゲート 4 0 が形成される。次にヒ窓をイオン注入し、ソース/ドレイン 額 域 4 1 を形成する ( 餌 7 図 (b) )。

次に、シリコンチャ化膜 3 8 の周囲に形成されたポリシリコン膜 3 9 をケミカルドライエッチングを用いて除去し、このシリコンチャ化膜 3 8 と SiO : 膜 4 2 の隙間にリンをイオン注入して n 不 純物 2 4 3 を形成する ( 第 7 図 (d) )。

次に、シリコンチッ化膜38を超択的にエッチング除去し、第1の実施例に示した工程によりゲート電板44を形成する(第7図(e))。

示す工物が面図、第6図は、本発明の第5の失施 例の半導体接近の製造方法を示す工物が面図、第 7図は、本発明の第6の交施例の半導体接近の製 造方法を示す工想が面図、第8図,第9図,第 10図は、従来例の半導体装置の製造方法の工想 断面図である。

図において、

代理人 弁理士 則 近 55 佑

以上に示した半辺体装置の観逸方法によれば、 従来のLDD協適の形成方法に比べ、ゲート ①哲 と『不純物暦のオーバラップ部が大きくとれて MOSトランジスタの佰切性が向上する。


#### [発明の効果]


以上述べた松に本発明によればソース/ドレイン領域とゲートで数が自己登合的に形成されているので両者のあわせずれが生じず、数細化された 公子を形成することができる。


また、ゲート ① 哲と周囲の絶換膜の高さをそろ えることが可能であるので家子の平坦化をはかる ことができる。


#### 4. 図面の簡単な説明

第1図は、本発明の第1の突施例の半導体接位の製造方法を示けて起訴面図、第2図は、本発明の第2の実施例の半導体接位の製造方法を示けて 起訴面図、第3図は、従来例の半導体接位を示けて 誘面図、第4図は、本発明の第3の突旋例の半導体接位の製造方法を示けて を発明の第4の突旋例の半導体接位の製造方法を













第 1 図








第 1 図




















第 9 図







第 10 凶